1. 設(shè)計信號處理算法,,并用FPGA或者DSP實現(xiàn)
2. 編寫設(shè)計方案等技術(shù)文檔
1. 理論基本功扎實(高等數(shù)學(xué),、信號與系統(tǒng)、數(shù)字信號處理,、通信原理等),;
2. 能熟練使用MATLAB等仿真工具;
3. 精通FPGA,、DSP編程,;
4. 電子、通信類專業(yè),,研究生及以上學(xué)歷,;
5. 參加電子競賽并獲獎?wù)邇?yōu)先(請自帶作品);
6. 較強的學(xué)習(xí)能力,、良好的溝通能力,、有團隊合作意識。
提示:本系統(tǒng)需要運行在IE9.0或以上版本的瀏覽器(如:360瀏覽器極速模式、谷哥瀏覽器,、火狐瀏覽器等),;建議使用1280*720分辨率以上瀏覽。
版權(quán)所有: 2003 - 2035 人才聯(lián)盟網(wǎng) zuiman.cn(成都人才市場-成都人才網(wǎng)) 蜀ICP備05001663號 技術(shù)支持: 萬息科技